晶圆级封装 (WLP)总览

晶圆级封装 (WLP) 代表了一种特定的集成电路封装技术路线，其核心特征在于所有关键的封装工艺步骤均在硅片尚未被分割成单个芯片的整体状态下执行。在此技术框架下，早期的 WLP 设计方案明确要求封装的所有输入输出 (I/O) 接点必须完全且不间断地布局在单个芯片的物理边界轮廓之内（即扇入型设计），从而实现了真正意义上的芯片尺寸级封装结构。这种对完整晶圆进行顺序加工处理的模式，构成了扇入型晶圆级封装的基础。从系统集成的视角审视，这种封装架构的复杂度限制因素主要在于：如何在芯片下方有限的空间内有效容纳所需数量的 I/O 接点，同时确保后续的电路板布线设计具有可行性。特别是在持续追求器件尺寸微型化、集成电路工作频率不断提升以及制造成本持续降低的应用需求背景下，当传统的封装解决方案（例如引线键合或倒装芯片互连）难以满足这些苛刻要求时，WLP 技术给予了一种有效的替代路径。

WLP领域已涌现出采用标准扇入型结构难以实现量产的新型产品，此类创新封装被定义为“扇出型”WLP。其核心工艺在于将切割后的单个芯片植入具有标准硅片形态因子的聚合物或其他基体材料中，形成重构晶圆；该人工晶圆经与传统硅片完全相同的封装制程处理后进行分割。芯片在基体中的间距经特殊设计，确保每个芯片外围均保留环形基材区域，使得嵌入式器件可布设扇出式再分布层（RDL），将电气互连扩展至原始芯片面积之外。该技术突破使微型芯片在无需物理增大的前提下，仍能兼容标准WLP焊球间距的I/O布局模式。由此，可实施WLP工艺的对象不再局限于完整硅片，更延伸至硅基混合材料构成的晶圆形态基体，此类产品现已被广义归类为WLP范畴。随着硅通孔（TSV）、集成无源器件（IPD）、芯片优先/后置扇出技术、微机电系统（MEMS）与传感器封装技术以及处理器-存储器异构集成方案的相继引入，多种集成架构的WLP技术体系已实现市场化应用。如图1所示，从低I/O数量的晶圆级芯片尺寸封装（WLCSP）到高I/O密度、高功能复杂度的扇出技术，多元集成方案已在广阔应用场景中落地。这些封装技术为晶圆级封装领域开启了全新的开展维度。

图1 使用WLP的异构集成

一、晶圆级芯片级封装（WLCSP）

晶圆级芯片级封装（WLCSP）在2000年左右出现，主要局限于单芯片封装。根据封装的性质，WLCSP集成多个组件的能力有限。图2显示了基本单芯片WLCSP的简单图像。

图2 基础单模

在此之前，大多数封装工艺都是机械的，如研磨、锯切、引线键合等。封装工艺步骤主要在芯片单片化后进行，如图3的简化工艺流程所示

图3 传统封装工艺流程

WLCSP是晶圆凸块的自然延伸，自20世纪60年代以来，IBM不断在使用晶圆凸块。主要区别在于使用比传统凸块管芯更粗间距的大焊球。与之前的封装不同，几乎所有的WLCSP封装工艺步骤都是并行完成的，同时仍然是晶片形式，而不是如图3所示的一系列步骤。图4显示了简化的图示。

图4 晶圆级芯片级封装（WLCSP）工艺流程

晶圆级芯片尺寸封装（WLCSP）因其将芯片直接作为封装本体的特性，成为可量产的最小封装形态；基于显著的尺寸缩减优势，该技术已广泛应用于小型移动设备领域。早期版本仅顺利获得在芯片焊盘上制备特殊可焊性金属层（凸点下金属化，UBM）并植球实现基础封装功能。然而，随着器件复杂度的提升，必须引入金属再分布布线层（RDL）以实现焊球与原始焊盘的解耦布局，这导致WLP封装尺寸与结构复杂度同步增长。尽管此类封装仍属单芯片解决方案，但顺利获得开发新型工艺、材料及结构，成功实现至少一枚减薄芯片以"负鼠式"倒装贴装于主芯片下方——该次芯片精确嵌入既有焊球间隙内，其厚度经优化设计确保WLCSP整体贴装后仍保持足够的底部空间余量。如图5所示，此结构成为早期异构集成WLP的典型代表之一。

图 5 WLCSP，第二个模具安装在下侧

随着用于3D应用的硅通孔（TSV）技术的开展，可以在WLCSP中形成TSV，给予双面连接。虽然TSV集成使用“先通孔”和“后通孔”工艺，但在WLCSP的情况下，采用了“最后通孔”的方法。这种集成使得能够在主WLCSP管芯或其他组件（如无源器件）的顶部安装第二个管芯。该工艺已被MEMS行业用于在MEMS管芯上安装逻辑或模拟管芯，反之亦然，如图6所示。这成为WLCSP异构集成复杂性的另一个层次.

图6 WLCSP硅通孔双面安装

此类集成方案已率先应用于移动端CMOS图像传感器封装，近期更延伸至汽车电子传感领域。基于电气互连路径缩短、封装尺寸微型化及低成本优势，采用硅通孔（TSV）的三维晶圆级芯片尺寸封装（3D WLCSP）正逐步取代传统板上芯片（COB）封装技术。与大多数汽车级应用类似，该技术面临的核心挑战在于满足严苛的可靠性标准：如图7所示，专为汽车CMOS图像传感器背面照明（BSI）设计的封装结构，其尺寸为5.82mm×5.22mm、厚度850μm，采用深宽比3:1的TSV技术，硅材料占封装体积比例高达99.27%。

图7 （a） CIS-WLCSP结构的三维视图；（b）CIS-WLCSP的横截面。

随着工艺节点持续微缩及晶圆级芯片尺寸封装（WLCSP）尺寸增大，可靠性与芯片-封装交互作用（CPI）面临更严峻挑战。这不仅涉及封装本体的可靠性表现，更需应对制造完成后在运输、操作直至电路板贴装等后续流程中可能引发的负面效应。为响应业界对侧壁防护日益增长的需求，颠覆性技术如扇入型M系列产品（基于Deca技术授权）应运而生，有助于六面(6S)防护体系成为保障高板级可靠性的行业金标准。当前市场仍由大型外包封测代工厂（OSAT）主导（日月光/矽品、安靠及长电科技），但近年台积电、三星等晶圆代工厂亦进军该领域并给予全流程解决方案；德州仪器、恩智浦、意法半导体等集成器件制造商（IDM）则持续构成WLCSP供应链的核心环节。

今天分享就到这里，有什么建议欢迎你提出来，下一期我们讲讲扇出晶圆和面板级封装结构！！

Science Technology

金锡焊球，Solder Preform，芯片封装焊片供应商，芯片封装焊片生产厂家，低温合金预成形焊片，Eutectic Solder，低温钎焊片，铟In合金焊料片，In97Ag3焊片，Au80Sn20 Solder Preform，铟片，铟TIM工艺，铟片封装技术，AI算力芯片封装，导热界面材料，低温合金焊片应用，低温合金焊片如何选择，无助焊剂焊片，器件封装焊料，预涂焊料盖板，预置焊片，箔状焊片，合金焊料

免责申明：本文内容转自：微信公众号“微知万象”。文字、素材、图片版权等内容属于原作者，本站转载内容仅供大家分享学习。如果侵害了原著作人的合法权益，请及时与我们联系，我们会安排删除相关内容。本文内容为原作者观点，并不代表我们赞同其观点和（或）对其真实性负责。

广州k8凯发电子科技有限公司是先进半导体连接材料制造商、电子封装解决方案给予商，我们可根据客户的要求定制专业配比的金、银、铜、锡、铟等焊料合金，加工成预成形焊片，给予微电子封装互连材料、微电子封装互连器件和第三代功率半导体封装材料系列产品，更多资讯请看www.dwzsj.com，或关注微信公众号“k8凯发电子”。